Xilinx Kintex-7 FPGA KC705 Evaluation Kit--Xilinx FPGA--开发板商城

本品美国原装进口，需提前订货，价格会有所变动，请来电咨询：0755-25310164

Part Number:

The Kintex®-7 FPGA KC705 Evaluation Kit includes all the basic components of hardware, design tools, IP, and pre-verified reference designs including a targeted design enabling high-performance serial connectivity and advanced memory interfacing. The included pre-verified reference designs and industry-standard FPGA Mezzanine Connectors (FMC) allow scaling and customization with daughter cards.

What's Included

KC705 Evaluation Board featuring the XC7K325T-2FFG900C FPGA
Targeted Reference Design featuring DDR3 and PCIe®
- Including evaluation version of Northwest Logic DMA
AMS 101 Evaluation Card
Full seat of Vivado® Design Suite: Design Edition
- Device-locked to the Kintex-7 XC7K325T FPGA
Printed Getting Started Guide
Cables & Power Supply
Additional downloadable content including
- Reference Designs, Design Examples, and Demos
- Board Design Files
- Extensive Documentation
KC705 Base Board

Key Features

expand all | collapse all
FPGA: Kintex XC7K325T-2FFG900C
- ROHS compliant KC705 kit including the XC7K325T-2FFG900C FPGA
Configuration
- Onboard JTAG configuration circuitry to enable configuration over USB
- JTAG header provided for use with Xilinx download cables such as the Platform Cable USB II
- 128MB (1024Mb) Linear BPI Flash for PCIe® Configuration
- 16MB (128Mb) Quad SPI Flash
Memory
- 1GB DDR3 SODIMM 800MHz / 1600Mbps
- 128MB (1024Mb) Linear BPI Flash for PCIe® Configuration
- 16MB (128Mb) Quad SPI Flash
- 8Kb IIC EEPROM
- SD Card Slot
Communication & Networking
- Gigabit Ethernet GMII, RGMII and SGMII
- SFP / SFP+ cage
- GTX port (TX, RX) with four SMA connectors
- UART To USB Bridge
- PCI Express x8 edge connector
Display
- HDMI Video output
- External Phy/codec device driving an HDMI Connector
- 2x16 LCD display
- 8x LEDs
Expansion Connectors
- FMC-HPC (Partial Population) connector (4 GTX Transceiver, 116 single-ended or 58 differential (34 LA & 24 HA) user defined signals)
- FMC-LPC connector (1 GTX Transceiver, 68 single-ended or 34 differential user defined signals)
- Vadj can support 1.8V, 2.5V, or 3.3V
- IIC
Clocking
- Fixed Oscillator with differential 200MHz output
  - Used as the “system” clock for the FPGA
- Programmable Oscillator with 156.250 MHz as the default output
  - Default frequency targeted for Ethernet applications but oscillator is programmable for many end uses
- Differential SMA clock input
- Differential SMA GTX reference clock input
- Jitter attenuated clock
  - Used to support CPRI/OBSAI applications that perform clock recovery from a user-supplied SFP/SFP+ module
Control & I/O
- 5X Push Buttons
- 4X DIP Switches
- Diff Pair I/O (1 SMA pair)
- AMS FAN Header (2 I/O)
- 7 I/O pins available through LCD header
Power
- 12V wall adapter or ATX
- Voltage and Current measurement capability of 2.5V, 1.5V, and 1.2V, 1.0V supplies (IIC path to FPGA)
Analog
- XADC header
AMS 101 Evaluation Card

Key Features

Download the AMS Evaluator and your design files at the Xilinx support site.
- Analog evaluation card connects to XADC header
- Evaluates XADC 12-bit, 17-channel, 1Msps dual ADCs and Analog Mixed Signal technology
- Pins and BNC mini grabbers allow for external analog input signals
- On-board 16-bit dual DAC for analog test signals
  - Reference designs allow sine wave or DC test signals
- AMS101 Evaluation card pairs with free AMS Evaluator tool for analyzing analog data, internal temperature and voltage measurements, and saving data to a .csv file
Xilinx offers a 90-day limited warranty on this product. See Limited Warrantyfor detailed information.
Featured Design: Kintex-7 Base TRD

Kintex®-7 FPGA KC705 评估套件包括硬件、设计工具、IP 核和预验证参考设计等的所有基本组件，参考设计中包含能实现高性能、串行连接功能和高级存储器接口的目标设计。随套件提供预验证参考设计和行业标准 FPGA 夹层连接器（FMC），能够利用子卡实现升级和定制。

包裝內容物含配件

基于 XC7K325T-2FFG900C FPGA 的 KC705 评估板
包含 DDR3 与 PCIe® 的目标参考设计
- 包含 Northwest Logic DMA 的评估版
AMS 101 评估卡
整套 Vivado® Design Suite: Design Edition
- Kintex-7 XC7K325T FPGA 专用的器件
印刷版入门指南
电缆和电源
附加下载内容，包括
- 参考设计、设计范例以及演示文件
- 开发板设计文档
- 扩展文档

KC705 基础板

主要特性

FPGA: Kintex XC7K325T-2FFG900C

符合 ROHS 规范的 KC705 套件，包含 XC7K325T-2FFG900C FPGA

配置

板上 JTAG 配置电路通过 USB 实现配置
JTAG 头与 Xilinx 下载电缆一起使用，如平台电缆 USB II
提供 PCIe® 配置的 128MB (1024Mb) Linear BPI FLASH
16MB (128Mb) 四重 SPI 闪存

存储器

1GB DDR3 SODIMM 800MHz / 1600Mbps
提供 PCIe® 配置的 128MB (1024Mb) Linear BPI FLASH
16MB (128Mb) 四重 SPI 闪存
8Kb IIC EEPROM
SD 卡槽

通信与网络

Gigabit Ethernet GMII、 RGMII 及 SGMII
SFP / SFP+ 屏蔽罩
带有 4 个 SMA 连接器的 GTX 端口（TX 和 RX）
UART 至 USB 的桥接器
PCI Express x8 边缘连接器

显示

HDMI 视频输出
驱动 HDMI 连接器的外部 Phy/codec 器件
2x16 LCD 显示器
8x LED

扩展连接器：

FMC-HPC（部分填充）连接器（4 个 GTX 收发器，116 个单端或 58 个差分（34 LA 和 24 HA）用户定义信号）
FMC-LPC 连接器（1 个 GTX 收发器，68 个单端或 34 个差分用户定义信号）
Vadj 可支持 1.8V、 2.5V (默认) 或 3.3V
IIC

时钟技术

固定的振荡器，带有差分 200MHz 输出
- 用作 FPGA “系统”时钟
可编程的振荡器，156.250 MHz 为默认输出
- 振荡器对以太网应用为默认频率，但对许多终端用户为可编程
差分 SMA 时钟输入
差分 SMA GTX 参考时钟输入
抖动减弱时钟
- 用于支持 CPRI/OBSAI 应用，从一个用户提供的 SFP/SFP+模块执行时钟修复

Control & I/O

5个按钮
4个 DIP 开关
Diff Pair I/O (1 SMA pair)
AMS FAN Header (2 个 I/O)
7个通过 LCD header 获得的 I/O 管脚

功耗

12V 插墙式适配器或 ATX
2.5V、1.5V、1.2V 和 1.0V 电源的电压和电流测量功能（FPGA 的 IIC 路径）

模拟

XADC 头

AMS 101 评估卡

主要特性

下载 AMS Evaluator 和您的设计文件，就在 Xilinx 的技术支持网站。

连接至 XADC 头的模拟评估卡
可评估 XADC 12-位、 17-通道、 1Msps 双 ADC 和模拟混合信号技术
引脚和 BNC 微型采集器允许外部模拟输入信号
适用于模拟测试信号的板上16位 D/A 转换器
- 参考设计允许正弦波或 DC 测试信号
AMS101 评估卡配有免费的 AMS 评估工具，用于分析模拟数据、内部温度和电压测量值，并将数据存储至一个 .csv 文件

Xilinx 为该产品提供了90天有限保修服务。了解详情，请参照有限保修。

名称	说明	许可证类型
Vivado Design Suite	赛灵思 Vivado® Design Suite 是一款以 IP 核及系统为中心的设计环境，这一全新构建的环境具有革新意义，能够显著加速全面可编程型器件的设计效率。	Kintex-7 325T FPGA 专用的器件
PCI Express DMA 后端内核 (NWL)	PCI Express DMA 后端内核 (NWL)	1 小时硬件超时
存储器接口发生器（MIG）	存储器接口发生器 (MIG) 是一款用于为 Xilinx FPGA 生成存储器控制器和接口的免费软件工具。	免费 IP

Name	Description	Download
Vivado Design Suite	赛灵思 Vivado™ Design Suite 是一款以 IP 核及系统为中心的设计环境，这一全新构建的环境具有革新意义，能够显著加速全面可编程型器件的设计效率。
PCI Express DMA Back-End Core (NWL)	PCI Express DMA Back-End Core (NWL)
存储器接口发生器（MIG）	存储器接口发生器 (MIG) 是一款用于为赛灵思 FPGA 生成存储器控制器和接口的免费软件工具。

即将推出

KC705 目标参考设计
KC705 目标参考设计用户指南

特色设计：Kintex-7 基础目标参考设计

Kintex®-7 FPGA KC705 评估套件包括硬件、设计工具、IP 核和预验证参考设计等的所有基本组件，参考设计中包含能实现高性能、串行连接功能和高级存储器接口的目标设计。随套件提供预验证参考设计和行业标准 FPGA 夹层连接器（FMC），能够利用子卡实现升级和定制。

包裝內容物含配件
- 基于 XC7K325T-2FFG900C FPGA 的 KC705 评估板
- 包含 DDR3 与 PCIe® 的目标参考设计
  - 包含 Northwest Logic DMA 的评估版
- AMS 101 评估卡
- 整套 Vivado® Design Suite: Design Edition
  - Kintex-7 XC7K325T FPGA 专用的器件
- 印刷版入门指南
- 电缆和电源
- 附加下载内容，包括
  - 参考设计、设计范例以及演示文件
  - 开发板设计文档
  - 扩展文档
KC705 基础板

主要特性

全部展开 | 全部收缩
FPGA: Kintex XC7K325T-2FFG900C
- 符合 ROHS 规范的 KC705 套件，包含 XC7K325T-2FFG900C FPGA
配置
- 板上 JTAG 配置电路通过 USB 实现配置
- JTAG 头与 Xilinx 下载电缆一起使用，如平台电缆 USB II
- 提供 PCIe® 配置的 128MB (1024Mb) Linear BPI FLASH
- 16MB (128Mb) 四重 SPI 闪存
存储器
- 1GB DDR3 SODIMM 800MHz / 1600Mbps
- 提供 PCIe® 配置的 128MB (1024Mb) Linear BPI FLASH
- 16MB (128Mb) 四重 SPI 闪存
- 8Kb IIC EEPROM
- SD 卡槽
通信与网络
- Gigabit Ethernet GMII、 RGMII 及 SGMII
- SFP / SFP+ 屏蔽罩
- 带有 4 个 SMA 连接器的 GTX 端口（TX 和 RX）
- UART 至 USB 的桥接器
- PCI Express x8 边缘连接器
显示
- HDMI 视频输出
- 驱动 HDMI 连接器的外部 Phy/codec 器件
- 2x16 LCD 显示器
- 8x LED
扩展连接器：
- FMC-HPC（部分填充）连接器（4 个 GTX 收发器，116 个单端或 58 个差分（34 LA 和 24 HA）用户定义信号）
- FMC-LPC 连接器（1 个 GTX 收发器，68 个单端或 34 个差分用户定义信号）
- Vadj 可支持 1.8V、 2.5V (默认) 或 3.3V
- IIC
时钟技术
- 固定的振荡器，带有差分 200MHz 输出
  - 用作 FPGA “系统”时钟
- 可编程的振荡器，156.250 MHz 为默认输出
  - 振荡器对以太网应用为默认频率，但对许多终端用户为可编程
- 差分 SMA 时钟输入
- 差分 SMA GTX 参考时钟输入
- 抖动减弱时钟
  - 用于支持 CPRI/OBSAI 应用，从一个用户提供的 SFP/SFP+模块执行时钟修复
Control & I/O
- 5个按钮
- 4个 DIP 开关
- Diff Pair I/O (1 SMA pair)
- AMS FAN Header (2 个 I/O)
- 7个通过 LCD header 获得的 I/O 管脚
功耗
- 12V 插墙式适配器或 ATX
- 2.5V、1.5V、1.2V 和 1.0V 电源的电压和电流测量功能（FPGA 的 IIC 路径）
模拟
- XADC 头
AMS 101 评估卡

主要特性

下载 AMS Evaluator 和您的设计文件，就在 Xilinx 的技术支持网站。
- 连接至 XADC 头的模拟评估卡
- 可评估 XADC 12-位、 17-通道、 1Msps 双 ADC 和模拟混合信号技术
- 引脚和 BNC 微型采集器允许外部模拟输入信号
- 适用于模拟测试信号的板上16位 D/A 转换器
  - 参考设计允许正弦波或 DC 测试信号
- AMS101 评估卡配有免费的 AMS 评估工具，用于分析模拟数据、内部温度和电压测量值，并将数据存储至一个 .csv

Part Number:

What's Included

KC705 Base Board

Key Features

AMS 101 Evaluation Card

Key Features

Featured Design: Kintex-7 Base TRD

包裝內容物含配件

KC705 基础板

主要特性

AMS 101 评估卡

主要特性

即将推出

特色设计：Kintex-7 基础目标参考设计

包裝內容物含配件

KC705 基础板

主要特性

AMS 101 评估卡

主要特性

特色设计：Kintex-7 基础目标参考设计